Глава 1.

1.1. Введение.

Глава 2. Кодирование и системы счисления.

2.1. Коды.

2.2. Двоичный код.

2.3. Арифметические операции с фиксированной запятой в двоичной системе.

2.4. Шестнадцатеричный код.

2.5. Восьмеричный код.

2.6. Код Грея.

2.7. Двоично-десятичный код.

2.8. Алфавитно-цифровые коды.

2.9. Упражнения.

Глава 3. Переключательная алгебра.

3.1. Переключательная переменная и переключательная функция.

3.2. Двухразрядные переключательные функции.

3.3. Вычислительные правила.

3.4. Каноническая дизъюнктивная нормальная форма (KDNF).

3.5. Каноническая конъюнктивная нормальная форма (KKNF).

3.6. Представление функций с помощью KKNF и KDNF.

3.7. Минимизация с помощью переключательной алгебры.

3.8. Способ упрощенной записи.

3.9. Символическое обозначение логических элементов.

3.10. Упражнения.

Глава 4. Поведение логических вентилей.

4.1. Положительная и отрицательная логика.

4.2. Определение времени переключения.

4.3. Передаточная характеристика, запас по помехоустойчивости.

4.4. Вентили.

4.5. Упражнения.

Глава 5. Схемотехника

5.1. КМОП.

5.2. ТТЛ.

5.3. Эмиттерно-связанная логика.

5.4. Интегральная инжекционная логика.

5.5. Рассеиваемая мощность и характеристики переключения транзисторных переключателей.

5.6. Упражнения.

Дополнение. Элементная база цифровых устройств. Энергетика обработки цифровой информации.

Д.1. Введение.

Д.2. Энергетика и скорость производства цифровой информации.

Д.3. Организация и энергетика цифровых схем без отношения.

Д.4. Схемотехнические и энергетические характеристики логических схем с отношением.

Д.5. Схемотехника логических вентилей на токовых ключах.

Д.6. Принципы организации частично диссипативных схем.

Д.7. Вентили с нетрадиционной организацией энергопитания.

Д.8. Заключение.

Глава 6. Логические схемы.

6.1. Минимизация с помощью диаграмм Карно-Вейча.

6.2. Способ Квина-Мак-Класки.

6.3. Другие направления оптимизации.

6.4. Воздействие времени задержки на логические схемы.

6.5. Упражнения.

Глава 7. Асинхронные триггеры.

7.1. Принципиальные особенности структуры триггеров.

7.2. Анализ асинхронных триггеров.

7.3. Систематический анализ.

7.4. Анализ с учетом задержки вентилей.

7.5. Элементы ЗУ.

7.6. Упражнения.

Глава 8. Синхронные драйверы.

8.1. Синтез драйверов (пример 1).

8.2. Синтез драйверов (пример 2).

8.3. Упражнения.

Глава 9. Мультиплексоры и преобразователи кода.

9.1. Мультиплексор.

9.2. Преобразователь кода.

9.3. Аналоговые мультиплексоры и демультиплексоры.

9.4. Упражнения.

Глава 10. Цифровые счетчики.

10.1. Асинхронный счетчик.

10.2. Синхронные счетчики.

10.3. Упражнения.

Глава 11. Сдвиговые регистры.

11.1. Временные характеристики сдвиговых регистров.

11.2. Сдвиговый регистр с обратной связью.

11.3. Упражнения.

Глава 12. Арифметические устройства.

12.1. Полный сумматор.

12.2. Последовательный сумматор.

12.3. Сумматор с последовательным переносом (ripple-carry-adder).

12.4. Сумматор с параллельным переносом.

12.5. Арифметико-логические вычислительные устройства (АЛУ).

12.6. Компараторы.

12.7. Упражнения.

Глава 13. Цифровые ЗУ.

13.1. Принципиальная структурная схема ЗУ.

13.2. ROM.

13.3. PROM.

13.4. EPROM.

13.5. EEPROM.

13.6. EAROM.

13.7. NOVRAM.

13.8. RAM.

13.9. Динамическое RAM.

13.10. Квазистатическое DRAM.

13.11. ЗУ “пожарная цепочка”.

13.12. Каскадирование ЗУ.

13.13. Увеличение длины слов.

13.14. Увеличение емкости ЗУ.

13.15. Упражнения.

Глава 14. Программируемые логические блоки.

14.1. Семейства ASIC.

14.2. Программируемые логические ИС (PLD).

14.3. ROM, EPROM, EEPROM.

14.4. PLA.

14.5. PAL.

14.6. GAL.

14.7. Программирование логических блоков PLD.

14.8. Программируемые полем вентильные матрицы (FPGA).

14.9. EPLD.

14.10. Gate-Arrays.

14.11. ASIC со стандартными ячейками.

14.12. ASIC на основе полностью заказного проектирования.

14.13. Упражнения.

Глава 15. Принципы построения микропроцессоров.

15.1. Кооперирующиеся управляющие схемы.

15.2. Компьютер фон-Неймана.

15.3. Операционные блоки.

15.4. Управляющие блоки.

15.5. Микропрограммирование.

15.6. Упражнения.

Глава 16. Структура, система команд и работа микропроцессора.

16.1. Структура микропроцессора.

16.2. Выводы 8085А.

16.3. Блоки ЗУ и периферийные блоки.

16.4. Периферийные блоки.

16.5. Параллельный интерфейс микропроцессора 8255.

16.6. Процесс выполнения команд.

16.7. Управление с помощью прерывания (interrupt).

16.8. Ассемблерное программирование.

16.9. Набор команд.

16.10. Команда перехода.

16.11. Арифметические команды.

16.12. Логические операции.

16.13. Установка и стирание флагов переноса (carry flag).

16.14. Команды сдвига.

16.15. Разветвление программ.

16.16. Команды для подпрограммы.

16.17. Команды для управления процессором.

16.18. Ассемблерные команды.

16.19. Примеры программ.

16.20. Упражнения.

А. Приложение.

А.1. Индикация функций.

Решения задач.

 

Литература.

 

Список технических терминов.